PATENT ABSTRACTS OF JAPAN

22

(11)Publication number:

2002-204077

(43)Date of publication of application: 19.07.2002

(51)Int.Cl.

H05K 3/46 H01G 4/12

H01G 4/40

(21)Application number: 2000-403144

(71)Applicant : NGK SPARK PLUG CO LTD

(22)Date of filing:

28.12.2000

(72)Inventor: SUGIMOTO YASUHIRO

KURODA MASAO KIMURA YUKIHIRO

(54) WIRING SUBSTRATE, WIRING SUBSTRATE MAIN BODY, AND CHIP CAPACITOR

(57)Abstract:

PROBLEM TO BE SOLVED: To provide wiring substrate having an electronic component such as an IC chip mounted on a major surface of a main body of the substrate having a core insulating layer, which facilitates connection between terminals such as power and grounding terminals and through-hole conductors formed in the core insulating layer.

SOLUTION: A wiring substrate 100 having an electronic component 20 mounted on a major surface 100b has a core insulating layer 110, and the major surface has first and second connection bumps 187 and 188 alternately arranged on the major surface in a lattice form to be formed as power and grounding terminals. Soled first and second conversion conductor layers 161 and 162 are provided between through-hole conductors 114 formed in the core insulating layer 110, and via conductors 182 and 183 on the major surface are extended from first and second bumps 187 and 188 to be connected to the first and second conductor layers. A core-side via

conductor 184 is extended to be connected directly from first and second through-hole conductors $1\,17$ and 118 thereto.

(19)日本国等許庁 (JP) (12) 公開特許公報 (A)

(11)特許出願公開番号 特開2002-204077 (P2002-204077A)

(43)公開日 平成14年7月19日(2002.7.19)


(51) Int.Cl. ⁷			FΙ			テーマコード(参考)
H05K	3/46			3/46		N 5E001
	.,		11001	0, 10	·	Q 5E082
						Z 5E346
H01G	4/12	3 4 6	H01G	4/12	346	2 02010
	4/40			4/40	Λ	
	-,					、 OL (全 21 頁)
(21) 出願番号	+	特願2000-403144(P2000-403144)	(71)出顧人			
(22) 出顧日		平成12年12月28日(2000.12.28)		日本特殊陶業株式会社 愛知県名古遠市瑞穂区高辻町14番18号		
			(72)発明者	爱知県		6辻町14番18号 j
			(72)発明者	爱知県		第 辻町14番18号 门
			(74)代理人	1001041	167	外 2名)
						最終頁に続

(54) 【発明の名称】 配線基板、配線基板本体、及びチップコンデンサ

(57)【要約】

【課題】 コア絶縁層を有する配線基板本体の主面側に ICチップなどの電子部品を搭載する配線基板におい て、電子部品の端子と接続する接続端子のうち、電源端 子や接地端子などの端子とコア絶縁層に形成するスルー ホール導体との接続を容易とした配線基板を提供するこ と。

【解決手段】 主面100b側に電子部品20を搭載す る配線基板100は、コア絶縁層110を有し、主面側 には電源端子や接地端子となる第1,第2接続バンプ1 87,188が格子状に交互に配置されている。コア絶 縁層110に形成したスルーホール導体114との間 に、ベタ状の第1,第2変換導体層161,162を介 在させ、第1, 第2接続バンプ187, 188から主面 側ビア導体182, 183をのばして第1, 第2変換導 体層に接続する。一方、第1,第2スルーホール導体1 17、118からも直接あるいはコア側ビア導体184 をのばして接続する。



【特許請求の範囲】

【請求項1】主面と裏面とを有する配線基板であって、 上記主面側に形成され、この主面上に搭載する電子部品 の端子と接続可能な複数の接続端子であって、

共通第1電位とされる多数の第1接続端子、及び共通第 2電位とされる多数の第2接続端子を含み、

上記第1接続端子及び第2接続端子の少なくともいずれかは、第1所定間隔の格子状に交互に配置されて格子領域をなす第1格子接続端子と第2格子接続端子である接続端子と、

1または複数の絶縁層からなり、コア主面とコア裏面と を有するコア絶縁層と、

このコア絶縁層の上記コア主面と上記コア裏面との間を貫通するスルーホール導体であって、

共通第1電位とされる多数の第1スルーホール導体、及び共通第2電位とされる多数の第2スルーホール導体を含み。

少なくとも上記格子領域を厚さ方向裏面側に向けて投影した投影格子領域内に位置する上記第1スルーホール導体及び第2スルーホール導体のうち少なくともいずれかは、第2所定間隔の格子状に交互に配置された第1格子スルーホール導体と第2格子スルーホール導体であるスルーホール導体と、

上記コア絶縁層のコア主面と上記接続端子との間に介在 し、複数の第1貫通孔を有する第1変換導体層と、

上記第1変換導体層と上記コア絶縁層のコア主面との間 に位置し、複数の第2貫通孔を有する第2変換導体層 と

上記格子領域内の第1格子接続端子からそれぞれ上記配 線基板の厚さ方向裏面側に向かって延び、上記第1変換 導体層とそれぞれ電気的に接続する第1主面側ビア導体 と、

上記格子領域内の第2格子接続端子からそれぞれ上記配線基板の厚さ方向裏面側に向かって延び、上記第1変換導体層とはそれぞれ絶縁しつつ上記第1貫通孔内を通って、上記第2変換導体層とそれぞれ電気的に接続する第2主面側ビア導体と、

上記投影格子領域内の上記第1格子スルーホール導体からそれぞれ上記配線基板の厚さ方向主面側に向かって延び、上記第2変換導体層とはそれぞれ絶縁しつつ上記第2貫通孔内を通って、上記第1変換導体層に接続する第1コア側ビア導体と、

上記投影格子領域内の上記第2格子スルーホール導体からそれぞれ上記配線基板の厚さ方向主面側に向かって延び、上記第2変換導体層に接続する第2コア側ビア導体と、を備え、

上記第2格子間隔は上記第1格子間隔よりも大きく、 上記投影格子領域内の上記第1コア側ビア導体の数は上 記格子領域内の上記第1主面側ビア導体の数よりも少な く、 上記投影格子領域内の上記第2コア側ビア導体の数は上 記格子領域内の上記第2主面側ビア導体の数よりも少ない配線基板。

【請求項2】請求項1に記載の配線基板であって、 前記第2格子間隔は前記第1格子間隔の奇数倍であり、

前記第1コア側ビア導体は、いずれも前記第1主面側ビア導体と略同軸であり、

前記第2コア側ビア導体は、いずれも前記第2主面側ビ ア導体と略同軸である配線基板。

【請求項3】主面と裏面とを有する配線基板であって、 上記主面側に形成され、この主面上に搭載する電子部品 の端子と接続可能な複数の接続端子であって、

共通第1電位とされる多数の第1接続端子、及び共通第 2電位とされる多数の第2接続端子を含み、

上記第1接続端子及び第2接続端子の少なくともいずれかは、第1所定間隔の格子状に交互に配置されて格子領域をなす第1格子接続端子と第2格子接続端子である接続端子と、

1または複数の絶縁層からなり、コア主面とコア裏面と を有するコア絶縁層と、

このコア絶縁層の上記コア主面と上記コア裏面との間を 貫通するスルーホール導体であって、

共通第1電位とされる多数の第1スルーホール導体、及び共通第2電位とされる多数の第2スルーホール導体を含み、

少なくとも上記格子領域を厚さ方向裏面側に向けて投影した投影格子領域内に位置する上記第1スルーホール導体及び第2スルーホール導体のうち少なくともいずれかは、第2所定間隔の格子状に交互に配置された第1格子スルーホール導体と第2格子スルーホール導体であるスルーホール導体と、

上記コア絶縁層のコア主面と上記接続端子との間に介在 し、複数の第1貫通孔を有する第1変換導体層と、

上記コア絶縁層のコア主面上に位置し、複数の第2貫通 孔を有する第2変換導体層と、

上記格子領域内の第1格子接続端子からそれぞれ上記配 線基板の厚さ方向裏面側に向かって延び、上記第1変換 導体層とそれぞれ電気的に接続する第1主面側ビア導体 と、

上記格子領域内の第2格子接続端子からそれぞれ上記配線基板の厚さ方向裏面側に向かって延び、上記第1変換導体層とはそれぞれ絶縁しつつ上記第1貫通孔内を通って、上記第2変換導体層とそれぞれ電気的に接続する第2主面側ビア導体と、

上記投影格子領域内の上記第1格子スルーホール導体からそれぞれ上記配線基板の厚さ方向主面側に向かって延び、上記第1変換導体層に接続する第1コア側ビア導体と、を備え、

上記第1格子スルーホール導体は、上記第2貫通孔内に 位置して上記第2変換導体層とはそれぞれ絶縁し、 上記投影格子領域内の上記第2格子スルーホール導体は 上記第2変換導体層に直接接続し、

上記第2格子間隔は上記第1格子間隔よりも大きく、

上記投影格子領域内の上記第1コア側ビア導体の数は上記格子領域内の上記第1主面側ビア導体の数よりも少なく、

上記投影格子領域内の上記第2格子スルーホール導体の 数は上記格子領域内の上記第2主面側ビア導体の数より も少ない配線基板。

【請求項4】請求項3に記載の配線基板であって、

前記コア絶縁層のコア主面と上記接続端子との間に複数の主面側絶縁層を有し、

前記第1変換導体層は、上記主面側絶縁層のうち、前記 コア絶縁層に最も近くに位置する主面側絶縁層の主面側 に配置されている配線基板。

【請求項5】請求項3または請求項4に記載の配線基板であって、

前記第2格子間隔は前記第1格子間隔の奇数倍であり、 前記第1コア側ビア導体は、いずれも前記第1主面側ビ ア導体と略同軸であり、

前記第2格子スルーホール導体は、いずれも前記第2主 面側ビア導体と略同軸である配線基板。

【請求項6】配線基板本体に1または複数のチップコンデンサコンデンサを搭載してなる配線基板であって、 上記チップコンデンサは、

コンデンサを構成する一方の電極及び他方の電極、接続面、

上記接続面に形成され上記一方の電極と接続する複数の 第1端子、及び、

上記接続面に形成され上記他方の電極と接続する複数の 第2端子、

を備え、

上記第1端子と第2端子とが所定間隔の格子状に交互に 配置されたチップコンデンサであり、

上記配線基板本体は、

上記チップコンデンサを搭載するコンデンサ搭載面と、 1または複数の絶縁層と、

上記絶縁層を貫通するビア導体であって、

共通第1電位とされる第1ビア導体、及び共通第2電位とされる第2ビア導体を含み、

上記第1ビア導体と第2ビア導体の少なくともいずれかは、上記所定間隔と略同一の間隔の格子状に交互に配置された第1格子ビア導体及び第2格子ビア導体であるビア導体と、

上記絶縁層がなす面のうち最も上記コンデンサ搭載面側の端子形成面において、上記接続面を上記コンデンサ搭載面側に向けた上記チップコンデンサの上記第1端子に対向する位置に形成され、上記第1格子ビア導体と接続する第1コンデンサ接続端子と、

上記端子形成面に形成され、上記チップコンデンサの上

記第2端子に対向する位置に形成され、上記第2格子ビ ア導体と接続する第2コンデンサ接続端子と、を備える 配線基板。

【請求項7】請求項6に記載の配線基板であって、 前記チップコンデンサは複数であり、

1のチップコンデンサの上記第1端子または第2端子と、これに隣り合う他のチップコンデンサの第2端子または第1端子との間隔が、前記所定間隔の2以上の整数倍であり、

前記第1格子ビア導体のうち、前記第1コンデンサ接続端子に接続しない第1格子ビア導体は、前記端子形成面に形成され、上記第1コンデンサ接続端子のうちいずれかから延びる第1延在部に接続し、

前記第2格子ビア導体のうち、前記第2コンデンサ接続端子に接続しない第2格子ビア導体は、前記端子形成面に形成され、上記第2コンデンサ接続端子のうちいずれかから延びる第2延在部に接続する配線基板。

【請求項8】請求項7に記載の配線基板であって、

前記1のチップコンデンサの上記第1端子または第2端子と、これに隣り合う他のチップコンデンサの第2端子または第1端子との間隔が、前記所定間隔の2倍である配線基板。

【請求項9】1または複数のチップコンデンサコンデンサを搭載して配線基板とするための配線基板本体であって.

上記チップコンデンサは、

コンデンサを構成する一方の電極及び他方の電極、 接続面

上記接続面に形成され上記一方の電極と接続する複数の 第1端子、及び、

上記接続面に形成され上記他方の電極と接続する複数の 第2端子、

を備え、

上記第1端子と第2端子とが第1所定間隔の格子状に交互に配置されたチップコンデンサであり、上記配線基板本体は、

上記チップコンデンサを搭載するコンデンサ搭載面と、 1または複数の絶縁層と、

上記絶縁層を貫通するビア導体であって、

共通第1電位とされる第1ビア導体、及び共通第2電位 とされる第2ビア導体を含み、

上記第1ビア導体と第2ビア導体の少なくともいずれかは、上記所定間隔と略同一の間隔の格子状に交互に配置された第1格子ビア導体及び第2格子ビア導体であるビア導体と、

上記絶縁層がなす面のうち最も上記コンデンサ搭載面側の面において、上記接続面を上記コンデンサ搭載面側に向けた上記チップコンデンサを搭載する際に上記第1端子に対向する位置に形成され、上記第1格子ビア導体と接続する第1コンデンサ接続端子と、

上記第1コンデンサ接続端子と同じ面に形成され、上記 チップコンデンサを搭載する際に上記第2端子に対向す る位置に形成され、上記第2格子ビア導体と接続する第 2コンデンサ接続端子と、を備える配線基板本体。

【請求項10】請求項9に記載の配線基板本体であって、

前記チップコンデンサは複数であり、

1のチップコンデンサの上記第1端子または第2端子と、これに隣り合う他のチップコンデンサの第2端子または第1端子との間隔が、前記所定間隔の2以上の整数倍であり、

前記第1格子ビア導体のうち、前記第1コンデンサ接続端子に接続しない第1格子ビア導体は、前記端子形成面に形成され、上記第1コンデンサ接続端子のうちいずれかから延びる第1延在部に接続し、

前記第2格子ビア導体のうち、前記第2コンデンサ接続端子に接続しない第2格子ビア導体は、前記端子形成面に形成され、上記第2コンデンサ接続端子のうちいずれかから延びる第2延在部に接続する配線基板本体。

【請求項11】コンデンサを構成する一方の電極及び他 方の電極を備えるチップコンデンサであって、

略直方体形状をなし、

略矩形状の接続面と、

これに直交する4つの側面と、

上記接続面に形成され、上記一方の電極と接続する複数 の第1端子と、

上記接続面に形成され、上記他方の電極と接続する複数 の第2端子と、を備え、

上記第1端子と第2端子とが、所定間隔で、かつ上記接 続面のいずれかの周縁辺と平行及び直交する格子状に交 互に配置され、

上記第1端子及び第2端子のうち上記接続面の最外周に 位置する最外第1端子及び最外第2端子と上記4つの側 面との間隔が、いずれも上記所定間隔よりも小さいチッ プコンデンサ。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、コア絶縁層を有し、電子部品を搭載するための配線基板、及びチップコンデンサを搭載した配線基板、チップコンデンサを搭載するための配線基板本体、及びチップコンデンサに関する。

[0002]

【従来の技術】I C チップの高集積化に伴い、I C チップの各部分に低抵抗、低インダクタンスで電源電位や接地電位を供給するため、信号等の入出力端子の他、多数の電源端子や接地端子を設けるものがある。一方、電源配線等にノイズが重畳されて、I C チップの誤動作を防止すべく、ノイズ除去のため、例えば図16に示すように、I C チップ1を搭載する配線基板2の主面2bある

いは裏面2cに、別途、チップコンデンサ3をパッド19に搭載し、パッド19を経由してコンデンサ3の2つの電極とそれぞれ接続するコンデンサ接続配線4やパッド6との接続配線7を配線基板2の内部に設ける。これにより、コンデンサ接続配線4及びフリップチップパッド5を経由してチップコンデンサ3をICチップ1の電源端子や接地端子に接続するとともに、信号端子等をパッド6に接続することが行われている。

[0003]

【発明が解決しようとする課題】ところで、配線基板2として、コア絶縁層8の片面あるいは両面にさらに1または複数の絶縁層9~11,12~14を積層して形成してなるものを用いることがある。しかし、このようなコンデンサ接続配線4や接続配線7のうち、コア絶縁層8の上下間を接続するためにこれを貫通するスルーホール導体15同士の間隔は、加工上、フリップチップパッド5同士やこれとスルーホール導体15とを結ぶためのビア導体16同士の間隔よりも大きくならざるを得ないことがある。そこで、スルーホール導体15の間隔が適切な大きさとなるように、スルーホール導体15やビア導体16を含め、層間配線17等を用いて、コンデンサ接続配線4や接続配線7を適切に引き回す設計を行う必要がある。

【0004】しかしながら、上記のようにICチップ1に多数の電源端子や接地端子が存在する場合には、これらを裏面2c側に搭載したコンデンサ3と接続するためのコンデンサ接続配線4や裏面側のパッド6と接続するための接続配線7の引き回しが困難となったり、引き回しが複雑になりやすく、コンデンサ接続配線4や接続配線7の抵抗やインダクタンスも大きくなりがちである。さらに、裏面2cなどに多数のチップコンデンサを搭載したい場合、あるいは多数の端子を有するチップコンデンサに接続したい場合などにも、配線の引き回しが複雑になりやすい。

【0005】一方、裏面側にチップコンデンサ3を搭載するに当たって、チップコンデンサとして、その接続面に多数のバンプ状端子を縦横格子状に形成し、そのバンプ状端子で配線基板と接続するものがある。このようなチップコンデンサを搭載する配線基板でも、配線基板本体とチップコンデンサとの接続を容易にするためには、絶縁層12~14に形成するビア導体18やパッド19の配置を考慮する必要がある。

【0006】本発明は、かかる知見に鑑みてなされたものであって、その第1の目的は、コア絶縁層を有する配線基板本体の主面側にICチップなどの電子部品を搭載する配線基板において、電子部品の端子と接続する接続端子のうち、電源端子や接地端子などの端子とコア絶縁層に形成するスルーホール導体との接続を容易とした配線基板を提供することにある。 また、他の目的は、配線基板本体の搭載面にチップコンデンサを搭載した配線

基板において、チップコンデンサの端子と配線基板本体内に形成したビア導体やパッドの配置に考慮した配線基板、配線基板本体、及びチップコンデンサを提供することにある。

[0007]

【課題を解決するための手段、作用及び効果】その解決 手段は、主面と裏面とを有する配線基板であって、上記 主面側に形成され、この主面上に搭載する電子部品の端 子と接続可能な複数の接続端子であって、共通第1電位 とされる多数の第1接続端子、及び共通第2電位とされ る多数の第2接続端子を含み、上記第1接続端子及び第 2接続端子の少なくともいずれかは、第1所定間隔の格 子状に交互に配置されて格子領域をなす第1格子接続端 子と第2格子接続端子である接続端子と、1または複数 の絶縁層からなり、コア主面とコア裏面とを有するコア 絶縁層と、このコア絶縁層の上記コア主面と上記コア裏 面との間を貫通するスルーホール導体であって、共通第 1電位とされる多数の第1スルーホール導体、及び共通 第2電位とされる多数の第2スルーホール導体を含み、 少なくとも上記格子領域を厚さ方向裏面側に向けて投影 した投影格子領域内に位置する上記第1スルーホール導 体及び第2スルーホール導体のうち少なくともいずれか は、第2所定間隔の格子状に交互に配置された第1格子 スルーホール導体と第2格子スルーホール導体であるス ルーホール導体と、上記コア絶縁層のコア主面と上記接 続端子との間に介在し、複数の第1貫通孔を有する第1 変換導体層と、上記第1変換導体層と上記コア絶縁層の コア主面との間に位置し、複数の第2貫通孔を有する第 2変換導体層と、上記格子領域内の第1格子接続端子か らそれぞれ上記配線基板の厚さ方向裏面側に向かって延 び、上記第1変換導体層とそれぞれ電気的に接続する第 1主面側ビア導体と、上記格子領域内の第2格子接続端 子からそれぞれ上記配線基板の厚さ方向裏面側に向かっ て延び、上記第1変換導体層とはそれぞれ絶縁しつつ上 記第1貫通孔内を通って、上記第2変換導体層とそれぞ れ電気的に接続する第2主面側ビア導体と、上記投影格 子領域内の上記第1格子スルーホール導体からそれぞれ 上記配線基板の厚さ方向主面側に向かって延び、上記第 2変換導体層とはそれぞれ絶縁しつつ上記第2貫通孔内 を通って、上記第1変換導体層に接続する第1コア側ビ ア導体と、上記投影格子領域内の上記第2格子スルーホ ール導体からそれぞれ上記配線基板の厚さ方向主面側に 向かって延び、上記第2変換導体層に接続する第2コア 側ビア導体と、を備え、上記第2格子間隔は上記第1格 子間隔よりも大きく、上記投影格子領域内の上記第1コ ア側ビア導体の数は上記格子領域内の上記第1主面側ビ ア導体の数よりも少なく、上記投影格子領域内の上記第 2コア側ビア導体の数は上記格子領域内の上記第2主面 側ビア導体の数よりも少ない配線基板である。

【0008】上記したように、コア絶縁層にスルーホー

ル導体を形成した場合、コア絶縁層に形成するスルーホール導体同士の間隔は、加工手法の違いなどから、一般にICチップなどの電子部品と接続するためのフリップチップバンプなどの接続端子同士やこれに接続する主面側ビア導体などに比して大きくならざるを得ない場合がある。このため、電子部品の端子と接続可能な複数の接続端子を主面側に形成する配線基板において、この接続端子からコア絶縁層を越えて裏面側まで延ばす接続配線を設計するものにおいては、コア絶縁層に形成できるスルーホール導体の間隔に制限されるため、接続配線の設計が面倒であった。

【0009】これに対し、本発明の配線基板では、第 1,第2変換導体層を有しているので、格子領域におい て格子状に交互に配置された第1格子接続端子と第2格 子接続端子とが、第1,第2変換導体層で接続位置や接 続数を変換されて、コア絶縁層のうち投影格子領域内に 形成された第1,第2格子スルーホール導体に接続す る。しかも、第2格子間隔は第1格子間隔よりも大き く、投影格子領域内の第1,第2コア側ビア導体の数よ 格子領域内の上記第1,第2主面側ビア導体の数よりも それぞれ少ない。従って、この格子領域内の第1,第2 格子接続端子は、第1,第2変換導体層によって接続位 置や接続数を変換されて、容易に第1,第2格子スルー ホール導体に接続できる。従って、配線基板における接 続配線の設計が容易になる。

【0010】ここで、共通第1電位及び第2共通電位と しては、一方を電源電位(例えば+電位:例えば+1. 8V、+5Vなど)とし、他方を接地電位(0V)や-電位とするものが挙げられる。また、コア絶縁層として は、公知の材質からなるものを用いることができる。例 えば、エポキシ樹脂、ポリイミド樹脂、BT樹脂、PP E樹脂などの樹脂を主成分としてもの、連続気孔を有す るPTFEなど三次元網目構造のフッ素系樹脂にエポキ シ樹脂などを含浸させた樹脂-樹脂複合材料等を用いる ことができる。さらに、ガラス織布やガラス不織布など のガラス繊維やポリアミド繊維などの有機繊維を用い て、エポキシ樹脂などと複合化したガラスーエポキシ樹 脂複合材料などの複合材料、アルミナ、窒化アルミニウ ム、ムライト、ガラスセラミックなどのセラミック、エ ポキシ樹脂などの樹脂とセラミック粉末とを複合化した ものなどが挙げられる。さらに、コア絶縁層としては、 1層の絶縁層からなるものに限らず、例えば、ガラスー エポキシ樹脂複合材料からなるコア基板の両面に樹脂絶 縁層をそれぞれ形成したものなど複数の絶縁層からなる ものも含まれる。

【0011】また、第1格子接続端子と第2格子接続端子とがなす格子領域は、第1接続端子及び第2接続端子が配置された部分の一部であり、格子領域の形状は限定されない。従って、略矩形状、リング状など、搭載される電子部品の端子の配置に応じた形状となる。また、第

1,第2接続端子の周囲には、相互間の絶縁を確実に し、ハンダ等の濡れ拡がりを防止するためソルダーレジ スト層を形成することもできる。

【0012】さらに、上記配線基板であって、前記第2格子間隔は前記第1格子間隔の奇数倍であり、前記第1コア側ビア導体は、いずれも前記第1主面側ビア導体と略同軸であり、前記第2コア側ビア導体は、いずれも前記第2主面側ビア導体と略同軸である配線基板とすると良い。

【0013】第1、第2変換導体層で変換された後の第 1,第2コア側ビア導体が変換前の第1,第2主面側ビ ア導体と略同軸でない場合には、接続端子とスルーホー ル導体とをつなぐ経路はいずれも第1,第2主面側ビア 導体を通り、第1,第2変換導体層を平面方向に通り、 その後に第1,第2コア側ビア導体を通って、第1,第 2格子スルーホール導体にそれぞれ接続することにな る。従って、いずれの経路も、一旦変換導体層を平面方 向に通るものであるため、この変換導体層を平面方向に 通る分だけ、各経路の合成抵抗や合成インダクタンスが 大きくなる。

【0014】これに対し本発明の配線基板では、第2格 子間隔が第1格子間隔の奇数倍、具体的には、3,5… 倍である。このように奇数倍にすると、第1格子間隔の 格子と第2所定間隔の格子とをぴったりと重ね合わせる ことができる関係となる。しかも、第1コア側ビア導体 は、いずれも第1主面側ビア導体と略同軸であり、第2 コア側ビア導体は、いずれも第2主面側ビア導体と略同 軸である。上記したように、投影格子領域内の第1コア 側ビア導体の数は格子領域内の第1主面側ビア導体の数 よりも少ない。従って、第1主面側ビア導体から見れ ば、第1コア側ビア導体と同軸でない第1主面側ビア導 体が存在する。この主面側ビア導体については、第1変 換導体層を平面方向に通って第1コア側ビア導体と接続 するから、第1格子接続端子と第1格子スルーホール導 体とをつなぐ経路は、この変換導体層の分だけ、各経路 の合成抵抗や合成インダクタンスが大きくなる。しか し、同軸にされた主面側ビア導体とコア側ビア導体との 間では、変換導体層を厚さ方向に通るだけとなり、抵抗 やインダクタンスが他に比して小さくなる。従って、周 囲に位置する他の主面側ビア導体がコア側ビア導体と同 軸でないため、変換導体層を平面方向に通り、この部分 で抵抗やインダクタンスが発生していても、これらと並 列に接続される--部の経路で第1主面側ビア導体と第1 コア側ビア導体との間の抵抗やインダクタンスを低減で きることで、第1格子接続端子と第1格子スルーホール 導体とをつなぐ経路全体としての合成抵抗や合成インダ クタンスを低くすることができる。

【0015】なお、第2コア側ビア導体と第2主面側ビア導体との関係も同様であり、一部の経路で第2主面側ビア導体と第2コア側ビア導体との間の抵抗やインダク

タンスを低減できることで、第2格子接続端子と第2格子スルーホール導体とをつなぐ経路全体としての合成抵抗や合成インダクタンスを低くすることができる。従って、配線基板全体としても、第1,第2格子接続端子と第1,第2格子スルーホール導体とをつなぐ経路全体としての合成抵抗や合成インダクタンスを低くすることができる。

【0016】さらに他の解決手段は、主面と裏面とを有 する配線基板であって、上記主面側に形成され、この主 面上に搭載する電子部品の端子と接続可能な複数の接続 端子であって、共通第1電位とされる多数の第1接続端 子、及び共通第2電位とされる多数の第2接続端子を含 み、上記第1接続端子及び第2接続端子の少なくともい ずれかは、第1所定間隔の格子状に交互に配置されて格 子領域をなす第1格子接続端子と第2格子接続端子であ る接続端子と、1または複数の絶縁層からなり、コア主 面とコア裏面とを有するコア絶縁層と、このコア絶縁層 の上記コア主面と上記コア裏面との間を貫通するスルー ホール導体であって、共通第1電位とされる多数の第1 スルーホール導体、及び共通第2電位とされる多数の第 2スルーホール導体を含み、少なくとも上記格子領域を 厚さ方向裏面側に向けて投影した投影格子領域内に位置 する上記第1スルーホール導体及び第2スルーホール導 体のうち少なくともいずれかは、第2所定間隔の格子状 に交互に配置された第1格子スルーホール導体と第2格 子スルーホール導体であるスルーホール導体と、上記コ ア絶縁層のコア主面と上記接続端子との間に介在し、複 数の第1貫通孔を有する第1変換導体層と、上記コア絶 縁層のコア主面上に位置し、複数の第2貫通孔を有する 第2変換導体層と、上記格子領域内の第1格子接続端子 からそれぞれ上記配線基板の厚さ方向裏面側に向かって 延び、上記第1変換導体層とそれぞれ電気的に接続する 第1主面側ビア導体と、上記格子領域内の第2格子接続 端子からそれぞれ上記配線基板の厚さ方向裏面側に向か って延び、上記第1変換導体層とはそれぞれ絶縁しつつ 上記第1貫通孔内を通って、上記第2変換導体層とそれ ぞれ電気的に接続する第2主面側ビア導体と、上記投影 格子領域内の上記第1格子スルーホール導体からそれぞ れ上記配線基板の厚さ方向主面側に向かって延び、上記 第1変換導体層に接続する第1コア側ビア導体と、を備 え、上記第1格子スルーホール導体は、上記第2貫通孔 内に位置して上記第2変換導体層とはそれぞれ絶縁し、 上記投影格子領域内の上記第2格子スルーホール導体は 上記第2変換導体層に直接接続し、上記第2格子間隔は 上記第1格子間隔よりも大きく、上記投影格子領域内の 上記第1コア側ビア導体の数は上記格子領域内の上記第 1 主面側ビア導体の数よりも少なく、上記投影格子領域 内の上記第2格子スルーホール導体の数は上記格子領域 内の上記第2主面側ビア導体の数よりも少ない配線基板 である。

【0017】本発明の配線基板では、第1,第2変換導体層を有しているので、格子領域において格子状に交互に配置された第1格子接続端子と第2格子接続端子とが、第1,第2変換導体層で接続位置や接続数を変換されて、コア絶縁層のうち投影格子領域内に形成された第1,第2格子スルーホール導体に接続する。しかも、第2格子間隔は第1格子間隔よりも大きく、投影格子領域内の第1コア側ビア導体の数は格子領域内の上記第1主面側ビア導体の数よりも少なく、第2格子スルーホール導体の数は格子領域内の第2主面側ビア導体の数よりも少ない。従って、この格子領域内の第1,第2格子接続端子は、第1,第2変換導体層によって接続位置や接続端子は、第1,第2変換導体層によって接続位置や接続数を変換されて、容易に第1,第2格子スルーホール導体に接続できる。従って、配線基板における接続配線の設計が容易になる。

【0018】一般に、抵抗やインダクタンスは、並列な経路が多いほど合成抵抗や合成インダクタンスを引き下げることができる。本発明の配線基板では、第2変換導体層がコア絶縁層のコア主面に形成されており、第2変換導体層が直接第2格子スルーホール導体と接続している。つまり本発明の配線基板では、第2変換導体層が最もコア絶縁層側に位置しているので、各第2格子接続端子から第2変換導体層までの経路が長く、第2変換導体層までの経路が長く、第2変換導体層までの経路が最も短い(直接接続している)。ここで、第2主面側ビア導体を含む各第2格子接続端子から第2変換導体層までの経路で発生する合成抵抗や合成インダクタンスを最も小さくできる。

【0019】さらに、上記配線基板であって、前記コア 絶縁層のコア主面と上記接続端子との間に複数の主面側 絶縁層を有し、前記第1変換導体層は、上記主面側絶縁 層のうち、前記コア絶縁層の最も近くに位置する主面側 絶縁層の主面側に配置されている配線基板とすると良い。

【0020】本発明の配線基板では、第1変換導体層は、主面側絶縁層のうち、コア絶縁層の最も近くに位置する主面側絶縁層の主面側に配置されている。つまり、主面側絶縁層のうち、コア絶縁層の最も近くに位置する主面側絶縁層とこれに隣接する主面側絶縁層との層間に配置されている。このため、第2変換導体層が第2格子スルーホール導体の最も近く位置するにばかりでなく、第1変換導体層も、第1格子スルーホール導体の最も近く位置することになり、各第1格子接続端子から第1変換導体層までの経路が長く、第1変換導体層から第1格子スルーホール導体までの経路が最も短くなる。従って、各第1格子接続端子から第1変換導体層までの経路で発生する合成抵抗や合成インダクタンスを最も小さくできる。従って、各第2格子接続端子から第2変換導体

層までの経路で発生する合成抵抗や合成インダクタンスを最も小さくできることと相俟って、各第1,第2格子接続端子から第1,第2変換導体層までの経路で発生する合成抵抗や合成インダクタンスを最も小さくできる。【0021】さらに、上記いずれかに記載の配線基板であって、前記第2格子間隔は前記第1格子間隔の奇数倍であり、前記第1コア側ビア導体は、いずれも前記第1主面側ビア導体と略同軸であり、前記第2格子スルーホール導体は、いずれも前記第2主面側ビア導体と略同軸である配線基板とすると良い。

【0022】第1変換導体層で変換された後の第1コア 側ビア導体が変換前の第1主面側ビア導体と略同軸でな い場合には、第1格子接続端子と第1格子スルーホール 導体とをつなぐ経路はいずれも第1主面側ビア導体を通 り、一旦第1変換導体層を平面方向に通り、その後に第 1コア側ビア導体を通って、第1格子スルーホール導体 に接続することになる。また、第2変換導体層で変換さ れた後の第2格子スルーホールが変換前の第2主面側ビ ア導体と略同軸でない場合には、第2格子接続端子と第 2格子スルーホール導体とをつなぐ経路はいずれも第2 主面側ビア導体を通り、一旦第2変換導体層を平面方向 に通り、その後に第2格子スルーホール導体に接続する ことになる。従って、いずれの経路も、変換導体層を平 面方向に通るものであるため、この変換導体層を平面方 向に通る分だけ、各経路の合成抵抗や合成インダクタン スが大きくなる。

【0023】これに対し本発明の配線基板では、第2格 子間隔が第1格子間隔の奇数倍、具体的には、3,5… 倍である。このように奇数倍にすると、第1格子間隔の 格子と第2所定間隔の格子とをぴったりと重ね合わせる ことができる関係となる。しかも、第1コア側ビア導体 は、いずれも第1主面側ビア導体と略同軸である。ま た、第2格子スルーホール導体は、いずれも第2主面側 ビア導体と略同軸である。上記したように、投影格子領 域内の第1コア側ビア導体の数は格子領域内の第1主面 側ビア導体の数よりも少ない。従って、第1主面側ビア 導体から見れば、第1コア側ビア導体と同軸でない第1 主面側ビア導体が存在する。この主面側ビア導体につい ては、第1変換導体層を平面方向に通って第1コア側ビ ア導体と接続するから、格子接続端子と第1格子スルー ホール導体とをつなぐ経路は、この変換導体層の分だ け、各経路の合成抵抗や合成インダクタンスが大きくな る。しかし、同軸にされた主面側ビア導体とコア側ビア 導体との間では、変換導体層を厚さ方向に通るだけとな り、抵抗やインダクタンスが他に比して小さくなる。従 って、周囲に位置する他の主面側ビア導体がコア側ビア 導体と同軸でないため、変換導体層を平面方向に通り、 この部分で抵抗やインダクタンスが発生していても、こ れらと並列に接続される一部の経路で第1主面側ビア導 体と第1コア側ビア導体との間の抵抗やインダクタンス

を低減できることで、第1格子接続端子と第1格子スルーホール導体とをつなぐ経路全体としての合成抵抗や合成インダクタンスを低くすることができる。

【0024】なお、第2格子スルーホール導体と第2主面側ビア導体との関係も同様であり、一部の経路で第2主面側ビア導体と第2格子スルーホール導体との間の抵抗やインダクタンスを低減できることで、第2格子接続端子と第2格子スルーホール導体とをつなぐ経路全体としての合成抵抗や合成インダクタンスを低くすることができる。従って、配線基板全体として、第1,第2格子接続端子と第1,第2格子スルーホール導体とをつなぐ経路全体としての合成抵抗や合成インダクタンスを低くすることができる。

【0025】さらに前記他の目的にかかる解決手段は、 配線基板本体に1または複数のチップコンデンサコンデ ンサを搭載してなる配線基板であって、上記チップコン デンサは、コンデンサを構成する一方の電極及び他方の 電極、接続面、上記接続面に形成され上記一方の電極と 接続する複数の第1端子、及び、上記接続面に形成され 上記他方の電極と接続する複数の第2端子、を備え、上 記第1端子と第2端子とが所定間隔の格子状に交互に配 置されたチップコンデンサであり、上記配線基板本体 は、上記チップコンデンサを搭載するコンデンサ搭載面 と、1または複数の絶縁層と、上記絶縁層を貫通するビ ア導体であって、共通第1電位とされる第1ビア導体、 及び共通第2電位とされる第2ビア導体を含み、上記第 1ビア導体と第2ビア導体の少なくともいずれかは、 E 記所定間隔と略同一の間隔の格子状に交互に配置された 第1格子ビア導体及び第2格子ビア導体であるビア導体 と、上記絶縁層がなす面のうち最も上記コンデンサ搭載 面側の端子形成面において、上記接続面を上記コンデン サ搭載面側に向けた上記チップコンデンサの上記第1端 子に対向する位置に形成され、上記第1格子ビア導体と 接続する第1コンデンサ接続端子と、上記端子形成面に 形成され、上記チップコンデンサの上記第2端子に対向 する位置に形成され、上記第2格子ビア導体と接続する 第2コンデンサ接続端子と、を備える配線基板である。 【0026】本発明の配線基板では、チップコンデンサ は、接続面に格子状に交互に配置された第1,第2端子 を有する。一方、配線基板本体は、格子状に交互に配置 された第1,第2格子ビア導体を有し、この格子の間隔 は、第1,第2端子の格子の間隔と略同じである。ま た、第1,第2格子ビア導体とそれぞれ接続し、第1, 第2端子とそれぞれ対向する第1,第2コンデンサ接続 端子を有する。このため、チップコンデンサの各第1, 第2端子と、各第1,第2格子ビア導体との接続に、絶 縁層において平面方向に延びた配線層を用いる必要が無 く、第1,第2コンデンサ接続端子を介するのみで接続 できるので、チップコンデンサと第1,第2格子ビア導 体の両者を容易に接続することができる。しかも、両者

間を低抵抗、低インダクタンスで接続することができ る。

【0027】なお、チップコンデンサとしては、配線基板に搭載できるものであればいずれのものでも良いが、例えば、積層セラミックタイプや、電解コンデンサタイプ、フィルムコンデンサタイプのものなどが挙げられる。特に、積層セラミックタイプのチップコンデンサは、周波数特性も良好である点、また、熱が掛かるなどしても特性が比較的安定である点で好ましい。また、第1,第2コンデンサ接続端子の周囲には、相互間の絶縁を確実にし、ハンダ等の濡れ拡がりを防止するためソルダーレジスト層を形成することもできる。

【0028】さらに上記配線基板であって、前記チップコンデンサは複数であり、1のチップコンデンサの上記第1端子または第2端子と、これに隣り合う他のチップコンデンサの第2端子または第1端子との間隔が、前記所定間隔の2以上の整数倍であり、前記第1格子ビア導体のうち、前記第1コンデンサ接続端子のうちいずれかから延びる第1延在部に接続し、前記第2格子ビア導体のうち、前記第2コンデンサ接続端子に接続しない第2格子ビア導体は、前記端子形成面に形成され、上記第2コンデンサ接続端子に接続しない第2格子ビア導体は、前記端子形成面に形成され、上記第2コンデンサ接続端子のうちいずれかから延びる第2延在部に接続する配線基板とすると良い。

【0029】配線基板本体に複数のチップコンデンサを 搭載する場合には、チップコンデンサ同士の間に隙間が 生じるため、各チップコンデンサとビア導体との接続が 面倒となり易い。これに対し、本発明の配線基板では、 チップコンデンサの端子同士の関係に着目し、隣り合う 2つのチップコンデンサに属する端子同士の間隔を格子 間隔の2以上の整数倍とした。これにより、略同じ格子 間隔を持つ第1、第2格子ビア導体とそれぞれのチップ コンデンサの第1,第2端子との接続についてみれば、 各々のチップコンデンサの各第1,第2端子と、各第 1,第2格子ビア導体とは、絶縁層において平面方向に 延びて形成された配線層が介在することなく、第1,第 2コンデンサ接続端子を介するのみで接続できる点で変 わるところがない。従って、第1,第2端子と第1,第 2格子ビア導体とを容易に、かつ低抵抗、低インダクタ ンスで接続することができる。

【0030】しかも、各チップコンデンサ同士の隙間や周囲などに対応した位置にある第1,第2格子ビア導体は、それぞれ第1,第2延在部に接続して、これを経由して第1,第2コンデンサ接続端子に接続するので、これを通じてそれぞれ第1,第2コンデンサ接続端子に接続することができる。このため、第1,第2延在部を有する第1,第2コンデンサ接続端子では、接続される第1,第2格子ビア導体が増えることとなり、チップコンデンサを充放電する際の第1,第2格子ビア導体による

抵抗やインダクタンスを低減できる。また、これらの部位に位置する第1,第2格子ビア導体についても、所定間隔の格子状に交互に配置された状態を維持しているので、チップコンデンサの端子数などチップコンデンサの形状等に変更があった場合でも、第1,第2格子ビア導体の位置等を変更することなく、第1,第2延在部を含む第1,第2コンデンサ接続端子のパターンを変更することで、容易に対応することができる。

【0031】さらに、上記配線基板であって、前記1のチップコンデンサの上記第1端子または第2端子と、これに隣り合う他のチップコンデンサの第2端子または第1端子との間隔が、前記所定間隔の2倍である配線基板とすると良い。

【0032】複数のチップコンデンサを搭載するに当たっては、搭載面のうち限られた領域にできるだけ多数のチップコンデンサを搭載することで、チップコンデンサ全体の静電容量を大きくしたい場合などにおいて、チップコンデンサ相互間の隙間を小さくすることが望まれることがある。このような場合には、前記配線基板であって、前記チップコンデンサは複数であり、1のチップコンデンサの上記第1端子または第2端子と、これに隣り合う他のチップコンデンサの第1端子または第2端子との間隔が、前記所定間隔に略等しい配線基板とするのが好ましい。但し、このようにすると、チップコンデンサに設けた第1、第2端子が接続面の周縁のすぐ近くに位置することとなり、チップコンデンサ自身を形成しにくくなる上、隣り合うチップコンデンサ同士の絶縁を維持しにくくなりがちである。

【0033】本発明の配線基板では、隣り合うチップコンデンサの端子同士の間隔が、所定間隔の2倍、すなわち、第1,第2格子ビア導体の格子間隔の2倍である。このため、略同じ格子間隔を持つ第1,第2格子ビア導体とそれぞれのチップコンデンサの第1,第2端子と、接続についてみれば、各々のチップコンデンサの各第1,第2端子と、各第1,第2格子ビア導体とは、第1,第2コンデンサ接続端子を介するのみで接続できる。従って、第1,第2端子と第1,第2格子ビア導体とを容易に、かつ低抵抗、低インダクタンスで接続することができる。しかも、隣り合うチップコンデンサの端子同士の間隔を所定間隔の2倍という小さな間隔にしたので、チップコンデンサを密集して搭載することができる。

【0034】さらに、他の解決手段は、1または複数のチップコンデンサコンデンサを搭載して配線基板とするための配線基板本体であって、上記チップコンデンサは、コンデンサを構成する一方の電極及び他方の電極、接続面、上記接続面に形成され上記一方の電極と接続する複数の第1端子、及び、上記接続面に形成され上記他方の電極と接続する複数の第2端子、を備え、上記第1端子と第2端子とが第1所定間隔の格子状に交互に配置

されたチップコンデンサであり、上記配線基板本体は、 上記チップコンデンサを搭載するコンデンサ搭載面と、 1または複数の絶縁層と、上記絶縁層を貫通するビア導 体であって、共通第1電位とされる第1ビア導体、及び 共通第2電位とされる第2ビア導体を含み、上記第1ビ ア導体と第2ビア導体の少なくともいずれかは、上記所 定間隔と略同一の間隔の格子状に交互に配置された第1 格子ビア導体及び第2格子ビア導体であるビア導体と、 上記絶縁層がなす面のうち最も上記コンデンサ搭載面側 の面において、上記接続面を上記コンデンサ搭載面側に 向けた上記チップコンデンサを搭載する際に上記第1端 子に対向する位置に形成され、上記第1格子ビア導体と 接続する第1コンデンサ接続端子と、上記第1コンデン サ接続端子と同じ面に形成され、上記チップコンデンサ を搭載する際に上記第2端子に対向する位置に形成さ れ、上記第2格子ビア導体と接続する第2コンデンサ接 続端子と、を備える配線基板本体である。

【0035】本発明の配線基板本体では、これに搭載するチップコンデンサが、接続面に格子状に交互に配置された第1,第2端子を有する。一方、配線基板本体は、格子状に交互に配置された第1,第2格子ビア導体を有し、この格子の間隔は、第1,第2端子の格子の間隔と略同じである。また、第1,第2格子ビア導体とそれぞれ接続し、第1,第2端子とそれぞれ対向する第1,第2コンデンサ接続端子を有する。このため、チップコンデンサの各第1,第2端子と、各第1,第2格子ビア導体との接続のために、絶縁層において平面方向に延びた配線層を形成しておく必要が無く、第1,第2コンデンサ接続端子を介するのみで接続できるので、チップコンサ接続端子を介するのみで接続できるので、チップコンサ接続端子を介するのみで接続できるので、チップコンフタンスで接続することができる。

【0036】さらに、上記配線基板本体であって、前記チップコンデンサは複数であり、1のチップコンデンサの上記第1端子または第2端子と、これに隣り合う他のチップコンデンサの第2端子または第1端子との間隔が、前記所定間隔の2以上の整数倍であり、前記第1格子ビア導体のうち、前記第1コンデンサ接続端子に接続しない第1格子ビア導体は、前記端子形成面に形成され、上記第1コンデンサ接続端子のうちいずれかから延びる第1延在部に接続し、前記第2格子ビア導体のうち、前記第2コンデンサ接続端子のうちいずれかから延びる第2延在部に接続する配線基板本体。

【0037】配線基板本体に複数のチップコンデンサを搭載する場合には、チップコンデンサ同士の間に隙間が生じるため、各チップコンデンサとビア導体との接続が面倒となり易い。これに対し、本発明の配線基板本体では、隣り合う2つのチップコンデンサに属する端子同士

の間隔を格子間隔の2以上の整数倍とした。このため、略同じ格子間隔を持つ第1,第2格子ビア導体とそれぞれのチップコンデンサの第1,第2端子との接続についてみれば、各々のチップコンデンサの各第1,第2端子と、各第1,第2格子ビア導体とは、絶縁層において平面方向に延びて形成された配線層が介在することなく、第1,第2コンデンサ接続端子を介するのみで接続できる点で変わるところがない。従って、第1,第2端子と第1,第2格子ビア導体とを容易に、かつ低抵抗、低インダクタンスで接続することができる。

【0038】しかも、チップコンデンサを搭載した場合 の各チップコンデンサ同士の隙間や周囲などに対応した 位置にある第1,第2格子ビア導体は、それぞれ第1, 第2延在部に接続して、これを経由して第1,第2コン デンサ接続端子に接続するので、これを通じてそれぞれ 第1, 第2コンデンサ接続端子に接続する。このため、 第1, 第2延在部を有する第1, 第2コンデンサ接続端 子では、接続される第1,第2格子ビア導体が増えるこ ととなり、チップコンデンサを充放電する際の第1,第 2格子ビア導体による抵抗やインダクタンスを低減でき る。また、これらの部位に位置する第1,第2格子ビア 導体についても、所定間隔の格子状に交互に配置された 状態を維持しているので、本発明の配線基板本体に搭載 するチップコンデンサの端子数などチップコンデンサの 形状等に変更があった場合でも、第1,第2格子ビア導 体の位置等を変更することなく、第1,第2延在部を含 む第1,第2コンデンサ接続端子のパターンを変更する ことで、容易に対応することができる。

【0039】さらに他の解決手段は、コンデンサを構成する一方の電極及び他方の電極を備えるチップコンデンサであって、略直方体形状をなし、略矩形状の接続面と、これに直交する4つの側面と、上記接続面に形成され、上記一方の電極と接続する複数の第1端子と、上記接続面に形成され、上記他方の電極と接続する複数の第2端子と、を備え、上記第1端子と第2端子とが、所定間隔で、かつ上記接続面のいずれかの周縁辺と平行及び直交する格子状に交互に配置され、上記第1端子及び第2端子のうち上記接続面の最外周に位置する最外第1端子及び最外第2端子と上記4つの側面との間隔が、いずれも上記所定間隔よりも小さいチップコンデンサである。

【0040】本発明のチップコンデンサでは、第1端子と第2端子とが、所定間隔で、かつ接続面のいずれかの 周縁辺と平行及び直交する格子状に交互に配置されている。しかも、第1端子及び第2端子のうち接続面の最外 周に位置する最外第1端子及び最外第2端子と4つの側面との間隔が、いずれも上記した所定間隔よりも小さい。従って、このチップコンデンサを用いると、隣り合うチップコンデンサ間で端子同士の間隔を、所定間隔の 2倍として複数のチップコンデンサを配置することがで

きる。またさらには、隣り合うチップコンデンサ間で端子同士の間隔を、2倍以内に近づけるもことができる。 つまり、複数のチップコンデンサを狭い間隔で並べることができる。従って、例えば、多数のチップコンデンサを配線基板本体に搭載することができる。

【0041】

【発明の実施の形態】 (実施形態1) 本発明の第1の実 施形態を、図1~図7を参照しつつ説明する。図1に示 す配線基板100は、中心となるコア絶縁層110と、 その上下にそれぞれ積層されたエポキシ樹脂からなる主 面側絶縁層122~125、裏面側絶縁層132~13 5とを有する。配線基板100の主面100bの中央部 には、接続パッド185及びその上に形成された接続バ ンプ189が多数配置され、破線で示すICチップ20 の下面21に多数形成された端子22とそれぞれフリッ プチップ接続可能とされている。また、図中裏面100 cの中央部には、第1,第2コンデンサ接続パッド19 5,196が格子状に交互に配置され、ハンダ199を 介して、チップコンデンサ210の第1,第2コンデン サ端子212と接続され、このチップコンデンサ210 が裏面100cに搭載されている。また、裏面100c の周縁には、接続パッド194が多数形成され、マザー ボード等の他の基板 (図示しない)と接続可能となって いる。

【0042】コア絶縁層110は、中心となるガラスー エポキシ樹脂複合材料からなる絶縁層111の上下にエ ポキシ樹脂からなる絶縁層112,113をそれぞれ形 成した3層の絶縁層からなり、コア主面110bとコア 裏面110cとの間を厚さ方向に貫通するコア貫通孔1 10h内には、スルーホール導体114が多数形成され ている。このスルーホール導体114には、信号配線の 一部となるスルーホール導体115の他、+の電源電位 (共通第1電位)とされる第1スルーホール導体11 7、接地電位(共通第2電位)とされる第2スルーホー ル導体118がある。特に、後述するように、投影格子 領域PLA内(図1中、中央部分)に位置する第1,第 2スルーホール導体層117,118は、所定の格子間 隔TP(本実施形態ではTP=450μm)に交互に配 置された第1格子スルーホール導体層117及び第2格 子スルーホール導体層118となっている。

【0043】次いで、このコア絶縁層110より主面側(図中上方)の構造について説明する。コア絶縁層110のコア主面110b上には、主面側絶縁層122~125及びソルダーレジスト層126が積層されている。これらの層間141~145のうち、層間141(コア主面110b上)には、略べ夕状の第2変換導体層161が形成されている(図5参照)。また、コア主面110bに接する主面側絶縁層122の主面側(すなわち主面側絶縁層122と123の層間142)には、略べ夕状の第1変換導体層162が形成されている(図4参

照)。さらに、層間143,144にはそれぞれ配線層163,164が形成されている。主面100b側に形成された接続バンプ189は、それぞれ接続パッド185を通じて主面側絶縁層125等を貫通して裏面100c側に延びている。

【0044】ここで、この配線基板100の接続バンプ189の配置は、図2に示すようになっている、。すなわち、主面100bの中央部分に多数の接続バンプ189が所定間隔BF(本実施形態ではBP=150μm)で縦横格子状に並んでいる。このうち、一点鎖線で囲む格子領域LAよりも外側には、主として信号の入出力などを行うための接続バンプ189が並んでいる。一方、格子領域LA内は、図3に示すように、+の電源電位(共通第1電位)とされる第1格子接続バンプ187L及び接地電位(共通第2電位)とされる第2格子接続バンプ188Lが、所定間隔BPで交互に格子状に配置されている。なお、+の電源電位とされる第1接続バンプ187及び接地電位とされる第2接続バンプ188は、格子領域LAの外側にも形成される場合がある。

【0045】このように配置された接続バンプ189うち、格子領域LAの外側に形成され信号配線などに用いる接続バンプ186は、図1に示すように、主面側絶縁層125と124とを貫通して、配線層163,164に接続し、一旦さらに外側(図中左右方向)にファンアウトし、主面側絶縁層124~122または123,122を貫通するビア導体172によって、ゴア絶縁層110に形成したスルーホール導体115に接続する。その後、裏面側絶縁層132~135を貫通するビア導体191によって、裏面側絶縁層135の裏面側に形成された接続パッド194に接続している。これにより、前述したように、他の基板との接続が可能となる。

【0046】一方、格子領域LA内に位置している第1 格子接続バンプ187 Lは、主面側絶縁層125,12 4,123を貫通して延びる第1主面側ビア導体182 によって、第1変換導体層162に接続する。図4に示 す図は、図1におけるM-M'断面のうち、格子領域L Aを裏面100c側に投影した投影格子領域PLA内の 部分を示したもので、図3に示す第1,第2格子接続バ ンプ187し、188しの配置に対応させてある。図4 においては、主面側から第1変換導体層162に接続す る第1主面側ビア導体182の接続位置を×印によって 表している。さらにこの第1変換導体層162の裏面側 (コア絶縁層110側)には、破線の○印で示す第1コ ア側ビア導体184が接続している。すなわち、この第 1変換導体層162から第1コア側ビア導体184が裏 面側に向けて延びている。ここで、第1コア側ビア導体 184の数と位置は、図4に示すようになっている。つ まり、第1主面側ビア導体182と第1コア側ビア導体 184の数を比較すると、容易に理解できるように、第 1コア側ビア導体184の数が少なくされている。また、第1コア側ビア導体184は第1主面側ビア導体182と図4において重なる位置に形成されている。つまり、第1コア側ビア導体184は第1主面側ビア導体182と同軸に形成されている。従って、同軸とされた第1コア側ビア導体184は第1主面側ビア導体182との間では、第1変換導体層162の厚さ分だけ離れているに過ぎないため、この部分で生じる抵抗やインダクタンスが極めて小さいから、全体としても合成抵抗や合成インダクタンスを小さくすることができる。

【0047】さらに、第1コア側ビア導体184の位置は規則的にされており、第1主面側ビア導体182が構成する格子(図4において斜めに現れる格子)に対し、間隔が3倍の格子を構成するように選択している。このようにして、第1変換導体層によって、第1主面側ビア導体182の接続位置と接続数を変換して、第1コア側ビア導体184と容易に接続することができる。

【0048】また同様に、格子領域LA内に位置してい る第2格子接続バンプ188Lは、主面側絶縁層12 5,124,123,122を貫通して延びる第2主面 側ビア導体183によって、第2変換導体層161に接 続する(図5参照)。但し、第1変換導体層162との 関係では、図4に示すように、第1変換導体層162に 形成された第1貫通孔162h内を第2主面側ビア導体 183が通り、第1変換導体層162との絶縁を保つよ うにする。図5に示す図は、図1におけるN-N'断面 のうち、投影格子領域PLA内の部分を示したもので、 図3の第1, 第2格子接続バンプ187L, 188Lの 配置に対応するものである。図5においては、主面側か ら第2変換導体層161に接続する第2主面側ビア導体 183の接続位置を×印によって表している。さらにこ の第2変換導体層161の裏面側(コア絶縁層側)で は、破線の〇印で示す位置で、第2格子スルーホール導 体118Lが接続している。ここで、第2格子スルーホ ール導体118Lの数と位置は、図5に示すようになっ ている。つまり、第2主面側ビア導体183と第2格子 スルーホール導体118Lの数を比較すると、容易に理 解できるように、第2格子スルーホール導体118Lの 数が少なくされている。また、第2格子スルーホール導 体118Lは第2主面側ビア導体183と図5において 重なる位置に形成されている。 つまり、第2格子スルー ホール導体118 Lは第2主面側ビア導体183と同軸 に形成されている。従って、同軸とされた第2格子スル ーホール導体118Lは第2主面側ビア導体183との 間では、第2変換導体層161の厚さ分だけ離れている に過ぎないため、この部分で生じる抵抗やインダクタン スが極めて小さいから、全体としても合成抵抗や合成イ ンダクタンスを小さくすることができる。

【0049】しかも、本実施形態では、コア絶縁層11 0のコア主面110bに第2変換導体層161を形成 し、これに接する主面側絶縁層122の主面側(層間142)に第1変換導体層162を形成しているから、第1,第2変換導体層とも、スルーホール導体に最も近い位置となっており、第1,第2変換導体層161,162から第1,第2格子接続バンプ187L,188Lまでの距離が最も長く、第1,第2格子スルーホール導体117L、118Lまでの距離が最も短くなるように構成してある。従って、並列な経路が長く形成されるので、全体として低抵抗、低インダクタンスで第1,第2格子接続バンプ187L,188Lと、第1,第2格子スルーホール導体117L、118Lとを結ぶことができる。

【0050】さらに、第2格子スルーホール導体118 Lの位置は規則的にされており、第2主面側ビア導体1 83が構成する格子(図5において斜めに現れる格子) に対し、間隔が3倍の格子を構成するように選択している。このようにして、第2変換導体層によって、第2主 面側ビア導体183の接続位置と接続数を変換して、第 2格子スルーホール導体118Lと容易に接続することができる。さらに、この第2変換導体層161には、第 2貫通孔161hが各所に形成されており、この中には、第1格子スルーホール導体117Lが位置しており、第2変換導体層161との絶縁を保つようにしている。ここで、図1、及び図4と図5との関係から客易に 理解できるように、第1変換導体層162から裏面側に 延びる第1コア側ビア導体184は、第1格子スルーホール導体117Lに接続している。

【0051】このようにして、第1,第2変換導体層161,162で、第1,第2格子接続バンプ187L,188Lから延びる第1,第2主面側ビア導体182,183の接続位置や接続数の変換を行うことで、図6に示すように、コア絶縁層110に形成された第1、第2格子スルーホール導体117L,118Lは、再び縦横格子状に交互に配置され、しかも、その格子間隔TPは、第1,第2格子接続バンプ187L,188Lの格子間隔BPの3倍となっている。

【0052】このような手法によれば、コア絶縁層110に形成する第1,第2格子スルーホール導体117L,118Lの格子間隔TPを大きくしつつ、第1,第2格子スルーホール導体117L,118Lと、格子間隔BPの狭い第1,第2格子接続バンプ187L,188Lとの接続を容易に行うことができ、配線基板の配線引き回し設計が極めて容易となる。

【0053】かくして、格子間隔が3倍に大きくされた第1,第2格子スルーホール導体117L,118Lは、コア裏面110cから裏面側絶縁層132~135を貫通する第1,第2裏面側ビア導体192,1936それぞれ接続する。第1,第2裏面側ビア導体192,1936その格子間隔VP(VP=TP=450μm)を保った状態で、格子状に交互に配置され、裏面側絶縁

層135の裏面側に形成された第1,第2コンデンサ接続パッド195,196にそれぞれ接続している。この第1,第2コンデンサ接続パッド195,196には、前述したように、チップコンデンサ210が接続されている。

【0054】なお、このチップコンデンサ210は、図 7 (a) に示すように、略直方体形状をなし、接続面2 10bに多数のコンデンサ端子212が格子状に配置さ れたものであり、図7(b)に示すような構造を有する 積層セラミックコンデンサである。すなわち、チップコ ンデンサ210は、BaTiO3等からなる高誘電率セ ラミック215と電極層221, 222とが交互に積層 された積層構造を有しており、しかも、ビア223は1 層おきの電極221と接続し、ビア224は、残りの1 層おきの電極222と接続するようにしてある。これら のビア223,224はそれぞれ接続面2106側に形 成された第1,第2コンデンサ端子213,214に接 続される。第1, 第2コンデンサ端子213, 214 は、第1,第2裏面側ビア導体192,193の格子間 隔VPに略等しい所定の格子間隔CP(本実施形態で は、 $CP=VP=450\mu m$) の格子状に交互に配置さ れている。第1, 第2コンデンサ端子213, 214に は必要に応じて、ハンダ199が付着される。また、ハ ンダの濡れ拡がりによる不具合を防止するため、第1, 第2コンデンサ端子213,214の周囲にソルダーレ ジスト層216を形成することもある。このチップコン デンサ210は上記のような構造を有しているので、第 1コンデンサ端子213と第2コンデンサ端子214と の間に、図7(c)に示すようなコンデンサが形成され たことになる。

【0055】このように、上記したチップコンデンサ210では、第1,第2コンデンサ端子213,214が、第1,第2裏面側ビア導体192,193の格子間隔VPに略等しい所定間隔CP(本実施形態では、CP=VP=450 μ m)の格子状に交互に配置されている。このため、チップコンデンサの第1,第2コンデンサ端子213,214をそれぞれ配線基板本体101の第1,第2コンデンサ接続パッド195,196に容易に接続することができる。しかも、第1,第2コンデンサ端子213,214との間には、第1,第2コンデンサ接続パッド195,196が介在するだけであるので、両者の間に生じる抵抗やインダクタンスをも抑制することができる。

【0056】また、本実施形態では、図1左側に示すように、接続パッド194から、裏面側ビア導体191、第1,第2スルーホール導体117,118、コア側ビア導体172を経由して、第1,第2変換導体層161,162に+の電源電位や接地電位(+あるいはGの記号で表示)を供給することで、チップコンデンサ21

○及び電子部品20に電力を供給する。このようなチップコンデンサ210を配線基板100の裏面100cに搭載したことにより、ICチップ等の電子部品20の直下にチップコンデンサ210を配置し、多数のビア導体等を用いて並列の経路で両者の間を接続しているため、低抵抗、低インダクタンスな経路により安定した電源電位や接地電位を供給することができる。

【0057】次いで、配線基板100の製造方法につい て説明する。配線基板100は、公知のビルドアップ配 線基板及び積層セラミックコンデンサの形成手法により 形成すれば良い。例えば、ガラスーエポキシ樹脂複合材 料からなる樹脂層111を用意し、その上下面に、樹脂 層112,113及び銅箔をそれぞれ積層し硬化させ る。その後、必要な部位に、貫通孔110hをレーザ、 ドリル等により穿孔し、パネルメッキし、貫通孔内に樹 脂を充填する。硬化後上下面を研磨し、無電解メッキ及 び電解メッキを行って充填樹脂の上部(下部)にもメッ キ層を形成した後、パターンニングして、スルーホール 導体を形成したコア絶縁層110を完成する。その後 は、ビルドアップ手法、メッキ、エッチング技術によ り、絶縁層や配線層、変換導体層、ビア導体等を順次形 成して、配線基板本体101を完成させる。その後、別 途形成しておいた、チップコンデンサ210をハンダ付 けにより搭載して、配線基板100を完成する。

【0058】(変形形態1)次いで、本実施形態の変形 形態1について、図8を参照して説明する。上記実施形 態1の配線基板100では、3層の絶縁層からなるコア 絶縁層110を中心とし、主面側絶縁層122~125 及び裏面側絶縁層132~135を備え、コア絶縁層1 10のコア主面110bに第2変換導体層161を、そ れに隣り合う層間142に第1変換導体層162を備 え、第2変換導体層161と第2格子スルーホール導体 118Lとが直接接続してなるものを示した。これに対 し、本変形形態2の配線基板300は図8に示すよう に、コア絶縁層として1層のコア絶縁層311を用い、 第2変換導体層161を主面側絶縁層の層間に形成して も良い。具体的には、本変形形態では、主面側絶縁層3 21と122との層間341に第2変換導体層161を 形成している。また、第1変換導体層162を主面側絶 縁層122とこれに隣り合う主面側絶縁層123との層 間142に形成している。但し、この配線基板300で は、図4,図5に示すように、第1変換導体層162か ら第1コア側ビア導体184に代えて、第1コア側ビア 導体384が延びている。また、第2変換導体層161 の第2貫通孔161h内を通って、第1格子スルーホー ル導体317Lに接続している。さらに、第2変換導体 層161からは、第2コア側ビア導体385が延びて、 第2格子スルーホール導体318Lに接続している。 【0059】このようにしても、実施形態1と同様に、

コア絶縁層110に形成するスルーホール導体の格子間

隔を大きくしつつ、スルーホール導体317,318 と、格子間隔の狭い第1,第2接続バンプ187,18 8との接続を容易に行うことができ、配線基板の配線引 き回し設計が極めて容易となる。

【0060】(変形形態2)さらに他の変形形態につい て、図9~図12を参照して説明する。上記実施形態1 では、配線基板100に搭載するチップコンデンサとし て、単一のチップコンデンサ210を用いた例を示し た。しかし、複数のチップコンデンサを搭載するように しても良い。本変形形態では、チップコンデンサ410 を複数搭載した配線基板について説明する。配線基板本 体501は、実施形態1に用いた配線基板本体101と ほぼ同様である。但し、複数のチップコンデンサ410 を搭載するのに対応して、隣り合うチップコンデンサ4 10の隙間 (境界) 付近において、第1, 第2コンデン サ接続パッド195,196及びハンダを介して、第1 コンデンサ端子413あるいは第2コンデンサ端子41 4に接続しない第1,第2裏面側ビア導体192,19 3が発生することがある。これに対応するため、配線基 板本体501は、付近の第1,第2コンデンサ接続パッ ド195, 196から延びた第1, 第2延在部595E L,596ELを形成し、この第1,第2延在部595 EL,596ELに余った第1,第2裏面側ビア導体1 92,193を接続するようにしたものである。

【0061】すなわち、図9に示すように、配線基板本 体501に複数のチップコンデンサ410を搭載する際 には、あるチップコンデンサ410の側面417S1 と、他のチップコンデンサの側面417S3との間隙を 極端に小さくすることができないため、隣り合うチップ コンデンサ410同士の隙間(境界)に対応する部分 に、ちょうど第1, 第2裏面側ビア導体192, 193 が位置することとなる場合がある(例えば、図9中、中 心の第1裏面側ビア導体192)。かかる場合には、こ のような第1,第2裏面側ビア導体192,193につ いてだけ、他との接続をしないように、絶縁することも 考えられる。しかし、図10に示す本変形形態のよう に、付近の第1,第2コンデンサ接続パッド195,1 96から延びた第1,第2延在部595EL,596E Lをそれぞれ形成し、この第1,第2延在部595E L,596ELに、隙間に対応する部分に位置する第 1, 第2裏面側ビア導体192, 193を接続する。こ のようにすれば、図11に示すように、このような第 1, 第2裏面側ビア導体192, 193についても、こ の第1, 第2延在部595EL, 596ELを介して、 第1,第2コンデンサ端子413,414と接続させこ とができる。しかも、第1,第2延在部595EL,5 95ELを経由して第1,第2裏面側ビア導体192, 193に接続する経路が増えたことになるので、第1, 第2裏面側ビア導体192,193と第1,第2コンデ ンサ端子413,414との間に発生する抵抗やインダ

クタンスをより抑制することができる。

【0062】なお、本変形形態では、チップコンデンサ 410として、図12に示すように、各コンデンサ端子 412 (第1, 第2コンデンサ端子413, 414) が、接続面41() bの周縁辺410P1, 410P2, 410P3,410P4と平行または直交する格子状に 配置されており、最外周に位置する第1,第2コンデン サ端子413,414と4つの側面417S1,417 S2, 417S3, 417S4との間隔SS1, SS 2, SS3, SS4が、コンデンサ端子412の格子間 隔CPよりも小さいものを使用している。このため、図 11に示すように、隣り合うチップコンデンサの端子間 の間隔をコンデンサ端子の格子間隔CP同士の2倍(2 CP=900μm)とした本変形形態2でも、隣り合う チップコンデンサ410同士の間に隙間△Sを設けて、 容易に配置できるようにされている。但し、本実施形態 では、間隔SS1等がいずれもひとしいものを用いたの で、間隔SSで代表させてある。

【0063】(変形形態3)さらに他の変形形態について、図13〜図15を参照して説明する。上記変形形態2では、隣り合うチップコンデンサ410の端子間の間隔をコンデンサ端子の格子間隔CP同士の2倍(2CP)としたが、端子間の間隔は、さらに広くすることもできる。すなわち、図13〜図15に示す本変形形態3では、配線基板本体601において、搭載するチップコンデンサ410の端子間の間隔をコンデンサ端子の格子間隔CP同士の3倍(3CP)とした。

【0064】このようにした場合にも、図13~図15 に示すように、付近の第1,第2コンデンサ接続パッド 195, 196から延びた第1, 第2延在部695日 L, 696ELを形成し、この第1, 第2延在部695 EL, 696 E L に、隙間に対応する位置の近傍にある 第1,第2裏面側ビア導体192,193を接続するよ うにする。このようにすれば、図13、図14に示すよ うに、コンデンサ端子413,414に接続できなかっ た第1,第2裏面側ビア導体192,193について も、この第1, 第2延在部695EL, 696ELを介 して、第1, 第2コンデンサ端子413, 414と接続 することができる。しかも、第1,第2延在部695E L, 695ELを経由して第1, 第2裏面側ビア導体1 92,193に接続する経路が増えたことになるので、 第1, 第2裏面側ビア導体192, 193と第1, 第2 コンデンサ端子413,414との間に発生する抵抗や インダクタンスをより抑制することができる。

【0065】以上において、本発明を実施形態及び変形 形態1~3に即して説明したが、本発明は上記実施形態 等に限定されるものではなく、その要旨を逸脱しない範 囲で、適宜変更して適用できることはいうまでもない。 【図面の簡単な説明】

【図1】実施形態1にかかる配線基板の断面図である。

【図2】実施形態1にかかる配線基板の平面図である。

【図3】実施形態1にかかる配線基板のうち、格子領域内に位置する第1,第2格子接続端子の配置を示す説明図である。

【図4】実施形態1にかかる配線基板のうち、投影格子 領域内における第1変換導体層と第1主面側ビア導体及 び第2主面側ビア導体との関係を示す説明図である。

【図5】実施形態1にかかる配線基板のうち、投影格子 領域内における第2変換導体層と第1コア側ビア導体及 び第2主面側ビア導体との関係を示す説明図である。

【図6】実施形態1にかかる配線基板のうち、投影格子 領域内における第1格子スルーホール導体と第2格子ス ルーホール導体相互の関係、及び第1,第2格子端子と の関係を示す説明図である。

【図7】実施形態1にかかる配線基板の裏面側に搭載するチップコンデンサの(a)は斜視図、(b)はコンデンサの内部構造を説明するための断面説明図、(c)はコンデンサと第1,第2端子との関係を示す回路図である

【図8】変形形態1にかかる配線基板の断面図である。

【図9】変形形態2にかかる配線基板であって、裏面側に複数のチップコンデンサを搭載した場合における、チップコンデンサの各端子とその近傍の配線板本体の構造との関係を示す断面図である。

【図10】変形形態2にかかる配線基板であって、第 1,第2格子ビア導体と、第1、第2コンデンサ接続パッド及び第1,第2延在部との関係を示す断面図である

【図11】変形形態2にかかる配線基板であって、第 1、第2コンデンサ接続パッド及び第1,第2 延在部 と、チップコンデンサの第1,第2端子との関係を示す 断面図である。

【図12】変形形態2にかかる配線基板の裏面側に搭載 するチップコンデンサは斜視図である。

【図13】変形形態3にかかる配線基板であって、裏面側に複数のチップコンデンサを搭載した場合における、チップコンデンサの各端子とその近傍の配線板本体の構造との関係を示す断面図である。

【図14】変形形態3にかかる配線基板であって、第 1,第2格子ビア導体と、第1、第2コンデンサ接続パッド及び第1,第2延在部との関係を示す断面図である

【図15】変形形態3にかかる配線基板であって、第 1、第2コンデンサ接続パッド及び第1,第2 延在部 と、チップコンデンサの第1,第2端子との関係を示す 断面図である。

【図16】基板の主面や裏面にチップコンデンサを搭載 した従来の配線基板を示す説明図である。

【符号の説明】

20 ICチップ (電子部品)

100,300 配線基板

100b, 300b 主面

100c, 300c 裏面

101,301 配線基板本体

110,311 コア絶縁層

110b, 311b コア主面

110c, 311c コア裏面

111,112,113 絶縁層

114, 115, 117, 118, 314, 315, 3

17,318 スルーホール導体

117L, 317L 第1格子スルーホール導体

118L, 318L 第2格子スルーホール導体

122, 123, 124, 125, 321 主面側樹脂

絶縁層

132, 133, 134, 135, 331 裏面側樹脂

絶縁層

126,136 ソルダーレジスト層

161 第2変換導体層

161h 第2貫通孔

162 第1変換導体層

162h 第1貫通孔

182 第1主面側ビア導体

183 第2主面側ビア導体

184,384 第1コア側ビア導体

185 接続パッド

187 第1接続バンプ (第1接続端子)

188 第2接続バンプ (第2接続端子)

187L 第1格子接続バンプ (第1格子接続端子)

188L 第2格子接続バンプ (第2格子接続端子)

189 接続バンプ (接続端子)

385 第2コア側ビア導体

192 第1裏面側ビア導体

193 第2裏面側ビア導体

195 第1コンデンサ接続パッド (第1コンデンサ接続端子)

祝堀士 /

196 第2コンデンサ接続パッド(第2コンデンサ接

続端子)

210,410 チップコンデンサ

210b, 410b 接続面

212 コンデンサ端子

213,413 第1コンデンサ端子(第1端子)

214,414 第2コンデンサ端子(第2端子)


LA 格子領域

PLA 投影格子領域


CP コンデンサ端子の格子間隔


VP 第1接続バンプ及び第2接続バンプの格子間隔

【図1】




【図2】 【図12】







【図3】




【図13】




【図4】




【図5】




【図16】




【図6】




【図7】




(b)







【図10】




【図8】




【図9】



[X11] [X14]



【図15】



フロントページの続き

(72)発明者 木村 幸広

愛知県名古屋市瑞穂区高辻町14番18号 日本特殊陶業株式会社内

Fターム(参考) 5E001 AB03

 $5\mathsf{E}082\ \mathsf{A}\mathsf{A}01\ \mathsf{A}\mathsf{B}03\ \mathsf{D}\mathsf{D}11\ \mathsf{D}\mathsf{D}13\ \mathsf{E}\mathsf{E}35$

FF05

5E346 AA04 AA06 AA12 AA15 AA32

AA43 BB02 BB03 BB04 BB06

BB07 BB11 BB16 BB20 FF01

FF45 GG15 GG17 GG28 HH01

HH22